Category: компьютеры

Category was added automatically. Read all entries about "компьютеры".

Лекторий 3.

FPGA начального уровня: Часть 1: Обзор.
https://www.youtube.com/v/xcjR6BpTqhM

FPGA начального уровня: Часть 2: Обзор. PUF и структура проекта. Сегодня мы с Вами рассмотрим что такое физически неклонируемая функция и обсудим структуру предстоящего проекта. Разрабатываемый нами проект затронет многие аспекты проектирования на FPGA: использование атрибутов языка VHDL и Verilog; рассмотрим работу в IP Integrator; соберём процессорную систему на базе софт-процессора MicroBlaze напишем код для этой процессорной системы код на языке С; научимся накладывать на проект физические ограничения; рассмотрим использование TCL команд; изучим непосредственно сам язык TCL; проведём отладку проекта с помощью логического анализатора. В качестве тестового проекта мы возьмём реализацию физически неклонируемой функции. Почему именно PUF – физически неклонируемая функция? Несмотря на то, что её реализация достаточно проста, проект который будет сделан на её основе будет являться комплексным и будет охватывать много из проектирования на FPGA.
https://www.youtube.com/v/-gQcL51KMw0

FPGA начального уровня: Часть 3.1: Разработка PUF на HDL. В этом видео мы приступаем к разработке HDL кода и реализуем один из самых простых компонентов Arbiter PUF - мультиплексор. Мы подробно проходим по каждому этапу проектирования: начиная от создания каталога и проекта в среде Xilinx Vivado и заканчивая анализом результатов синтеза. Разработка ведется как на VHDL так и на Verilog, поэтому никто не останется в обиде. В целом всё очень схоже, в чём Вы сами сможете убедиться.
https://www.youtube.com/v/iHdcEDBtKa8

FPGA начального уровня: Часть 3.2: Разработка PUF на HDL. В этом видео мы продолжаем разрабатывать HDL код для физически неклонируемой функции Arbiter PUF. Сегодня мы спроектируем линию задержки, основой которой послужит разработанный на прошлом занятии мультиплексор. Мы подробно проходим по каждому этапу проектирования: начиная от создания каталога и проекта в среде Xilinx Vivado и заканчивая анализом результатов синтеза. Разработка ведется как на VHDL так и на Verilog.
https://www.youtube.com/v/qJKHhno0qy8

FPGA начального уровня: Часть 3.3: Разработка PUF на HDL. В этом видео мы продолжаем разрабатывать HDL код для физически неклонируемой функции Arbiter PUF. Сегодня мы спроектируем D-триггер и разработаем проект верхнего уровня для Arbiter PUF.
https://www.youtube.com/v/w2RHqbXPhjM
FPGA начального уровня: Часть 4: Сборка процессорной системы на MicroBlaze. Сегодня мы с Вами приступим к сборке процессорной системы на базе софт процессора MicroBlaze, а также объединим его с нашей разработанной физически неклонируемой функцией Arbiter PUF.
https://www.youtube.com/v/M05R15NLohc

FPGA начального уровня: Часть 5.1: Подключение портов и размещение проекта на кристалле. Сегодня мы с Вами приступим к размещению нашего проекта на кристалле и привязке ножек нашей ПЛИС к портам модуля верхнего уровня нашего проекта.
https://www.youtube.com/v/Y-0dLbaT7TE

FPGA начального уровня: Часть 5.2: Основы языка Tcl.
https://www.youtube.com/v/Fm0sDD9HjpM

FPGA начального уровня: Часть 6: Размещение PUF. Сегодня мы с Вами напишем скрипт, который сгенерирует нам ограничения на размещения физически неклонируемой функции на кристалле.
https://www.youtube.com/v/VWeRNnEcUQI

FPGA начального уровня: Часть 7: Подготовка к отладке. Сегодня мы с Вами дополним наш проект специализированными модулями, которые позволят производить мониторинг сигналов внутри плис и помогут нам при отладке.
https://www.youtube.com/v/nuH9sNEsM_4

FPGA начального уровня: Часть 8.1: С код для MicroBlaze. Сегодня мы с Вами напишем код для нашей процессорной системы и запустим нашу фнкф. https://www.youtube.com/v/PfM09HFDAFg

FPGA начального уровня: Часть 8.2: Отладка и запуск PUF. Сегодня мы с Вами напишем код для нашей процессорной системы и запустим нашу фнкф. https://www.youtube.com/v/ENnPL8rxHVw

FPGA начального уровня: Разбор отладок с FPGA: Arty. Мы открываем новую рубрику, посвященную обзору отладочных плат, содержащих FPGA. Первой платой в нашем обзоре будет платка, с которой и начался проект fpga-systems.ru - платка Arty. https://www.youtube.com/v/Ny6uj05A0vE

Разбор отладок с FPGA: Arty.
https://www.youtube.com/v/89dh3NFBg8M

настоящий белорус

Трикотаж.
Умер Юрий Зиссер.
Один из авторов Трыкатажа был знаком с ним довольно давно и близко. Мы были на «ты». Острые дискуссии, конечно, давно в прошлом. Но не так давно вновь разговаривали. Я спросил: «Как же так, зачем было давать режиму не просто трибуну, а пропагандистскую площадку, зачем играть в их игры?». Ответ был: «Чем громче они говорят, тем больше над ними смеются».
Юрий был человеком, который прекрасно чувствовал фальшь, и особенно – идеологическую. Один его пост мы просто вставили в рамку и повесили рядом с компьютером, настолько он в яблочко.
Он не был нашим единомышленником, во многом – оппонентом. Но это был оппонент, каких мало – оппонент, с которым было интересно. Теперь его не стало.
RIP.